put forth an effort - Übersetzung nach italienisch
DICLIB.COM
KI-basierte Sprachtools
Geben Sie ein Wort oder eine Phrase in einer beliebigen Sprache ein 👆
Sprache:     

Übersetzung und Analyse von Wörtern durch künstliche Intelligenz

Auf dieser Seite erhalten Sie eine detaillierte Analyse eines Wortes oder einer Phrase mithilfe der besten heute verfügbaren Technologie der künstlichen Intelligenz:

  • wie das Wort verwendet wird
  • Häufigkeit der Nutzung
  • es wird häufiger in mündlicher oder schriftlicher Rede verwendet
  • Wortübersetzungsoptionen
  • Anwendungsbeispiele (mehrere Phrasen mit Übersetzung)
  • Etymologie

put forth an effort - Übersetzung nach italienisch

STRAIGHTFORWARD TECHNIQUE USED TO ESTIMATE DELAY IN A CMOS CIRCUIT
Principle of logical effort; Branching Effort; Electrical Effort; Stage Effort

put forth an effort      
fare uno sforzo
put option         
FINANCIAL INSTRUMENT
European put option; Put options; American Put Option; European put; Long put; Short put
scelta di vendita cedibile ad un prezzo più alto di quello deciso in precedenza allo scopo di evitare la caduta nel tasso di cambio
put out         
  • [[Jake Beckley]], all-time career leader in putouts among major-league players
ACTION OF BASEBALL DEFENSIVE PLAYER WHO RECORDS AN OUT; BASEBALL STATISTIC
Put-outs; Put-out; Putouts; Put out; Putout (baseball)
estinguere, mettere fuori, allungare, sporgere, spegnere, seccare, lussarsi, subappaltare

Definition

best effort
<networking> A classification of low priority network traffic, used especially the Internet. Different kinds of traffic have different priorities. Videoconferencing and other types of real-time communication, for example, require a certain minimum guaranteed bandwidth and latency and so must be given a high priority. Electronic mail, on the other hand, can tolerate an arbitrarily long delay and is classified as a "best-effort" service. [Scientific American, Nov. 1994, pp. 83-84]. (1995-04-04)

Wikipedia

Logical effort

The method of logical effort, a term coined by Ivan Sutherland and Bob Sproull in 1991, is a straightforward technique used to estimate delay in a CMOS circuit. Used properly, it can aid in selection of gates for a given function (including the number of stages necessary) and sizing gates to achieve the minimum delay possible for a circuit.